UROPEAN PATENT OFFIC

(a)

(b)

(c)

(d)

(e)

Patent Abstracts of Japan

PUBLICATION NUMBER

07202164

PUBLICATION DATE

04-08-95

APPLICATION DATE

28-12-93

APPLICATION NUMBER

05350452

APPLICANT: FURUKAWA ELECTRIC CO LTD:THE;

INVENTOR: KIKUTA TOSHIO;

INT.CL.

: H01L 29/06 C30B 25/04 H01L 21/3065


H01L 21/316 H01S 3/18


TITLE


: MANUFACTURE OF


SEMICONDUCTOR

MICRO-STRUCTURE









ABSTRACT:

PURPOSE: To enable semiconductor micro-structures to be accurately formed as small in size as required at a required interval by a method wherein a porous anodic oxide film is used as a mask.

CONSTITUTION: The surface of an AI film 2 formed on an InP substrate 1 is oxidized by an anodic oxidation method for the formation of a porous anodic oxide film 3. Then, a window 4 is provided to the Al film 2 so deep as to reach the InP substrate 1 through an argon sputtering method using the porous anodic oxide film 3 as a mask. Then, a GalnAsP layer 5 is selectively grown using the Al film 2 and the porous anodic oxide film 3 as a mask through an organic metal molecular beam epitaxy method. After a selective growth process is carried out, the mask composed of the Al film 2 and the porous anodic oxide film 3 is removed, and an InP layer 6 is formed to bury the GalnAsP layer 5 in it, whereby a quantum well box of GalnAsP is formed in InP. By this setup, semiconductor micro-structures below 10nm in size and high in uniformity can be manufactured high in controllability.

COPYRIGHT: (C)1995,JPO

THIS PAGE BLANK (USP10)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-202164

(43)公開日 平成7年(1995)8月4日

(51) Int.Cl.6

識別記号

庁内整理番号

FI

技術表示箇所

H 0 1 L 29/06

C30B 25/04 H01L 21/3065

21/316

T 7352-4M

H 0 1 L 21/302

審査請求 未請求 請求項の数2 FD (全4頁) 最終頁に続く

(21)出願番号

特願平5-350452

(71)出願人 000005290

占河電気工業株式会社

(22)出願日

)

平成5年(1993)12月28日

東京都千代田区丸の内2丁目6番1号

(72)発明者 平谷 雄二

東京都千代田区丸の内2丁目6番1号 古

河電気工業株式会社内

(72)発明者 菊田 俊夫

東京都千代田区丸の内2丁目6番1号 古

河電気工業株式会社内


(54) 【発明の名称】 半導体微細構造の製作方法


(57)【要約】

(修正有)

【目的】 10nm以下のサイズで精度よく制御された 均一性のよい半導体微細構造の製作方法を提供する。

【構成】 半導体基板1面上にマスク3を形成する工程(b)と、該マスクを用いて選択成長あるいはエッチングを行う工程(c),(d)と、該選択成長あるいはエッチング後に前記マスクを除去する工程と、前記マスクを除去した後埋め込み成長を行う工程(e)を有する半導体領細構造の製作方法において、マスクを多孔質陽極酸化膜で構成する。





1

【特許請求の範囲】

【請求項1】 半導体基板面上にマスクを形成する工程と、該マスクを用いて選択成長を行う工程と、該選択成長後に前記マスクを除去する工程と、前記マスクを除去した後埋め込み成長を行う工程を有する半導体微細構造の製作方法において、マスクは多孔質陽極酸化膜からなることを特徴とする半導体微細構造の製作方法。

【請求項2】 半導体基板面上にマスクを形成する工程と、該マスクを用いてエッチングを行う工程と、該エッチング後に前記マスクを除去する工程と、前記マスクを 10 除去した後埋め込み成長を行う工程を有する半導体微細構造の製作方法において、マスクは多孔質陽極酸化膜からなることを特徴とする半導体微細構造の製作方法。

【発明の詳細な説明】

[0001]

【 産業 1.の利用分野】本発明は、量子井戸箱などの半導体機械制造の製作方法に関する。

100021

100031

【発明が解決しようとする課題】しかしながら、従来の 最子井・都の製作方法には以下のような問題があり、1 0 nm程度以下の均一なサイズの量子井戸箱は実現して いない。即ち、

- 1) 電子ビームリソグラフィに用いるマスクに、10 n m程度以下の数細な窓を開けることが困難である。また、電子ビームリソグラフィには2次電子による加工限界がある。
- 2) 従来の方法では、ビーム掃引によりマスクの窓開けを行っていたため、マスクのスループットに問題があり、マスクの監בが困難であった。

[0004]

【課題を解決するための手段】本発明は上記問題点を解決した半導体額細構造の製作方法を提供するもので、半導体基板面上にマスクを形成する工程と、該マスクを用いて選択成長を行う工程と、該選択成長後に前記マスクを除去する工程と、前記マスクを除去した後埋め込み成

長を行う工程を有する半導体微細構造の製作方法において、マスクは多孔質陽極酸化膜からなることを第1発明とし、半導体基板面上にマスクを形成する工程と、該マスクを用いてエッチングを行う工程と、該エッチング後に前記マスクを除去する工程と、前記マスクを除去した後埋め込み成長を行う工程を有する半導体微細構造の製作方法において、マスクは多孔質陽極酸化膜からなることを第2発明とするものである。

[0005]

【作用】アルミニウムなどの陽極酸化膜は、電解液による溶解作用の程度により、軟密な部分と多孔質部分からなる。多孔質部分は、それを構成する単位組織であるセルが蜂の巣状集積したものである。セル内の孔の内径と間隔はともに、電解液の種類、陽極酸化の条件を変えることにより、~10nmのオーダで任意に、かつ、精度良く制御することができる。本発明は、このような多孔質陽極酸化膜を選択成長やエッチングのマスクに用たもので、そうすることにより、半導体微細構造を所望の大きさと間隔で精度よく形成することができる。

20 [0006]

【実施例】以下、図面に示した実施例に基づいて本発明 を詳細に説明する。

実施例1

図1は、本発明にかかる半導体微細構造の製作方法の一 実施例の製作工程説明図である。その工程は以下の通り である。即ち、

- 1) In P基板 1 上にA 1 膜 2 を形成する (図 1 (a))。
- 2) A I 膜 2 を陽極酸化法により表面を酸化し、多孔質 7 陽極酸化膜 3 を形成する(図 1 (b))。
- 3) 多孔質陽極酸化膜3をマスクとして、アルゴンスパッタ法によりAI膜2にInP基板1に達する窓4を開ける(図1(c))。
- 4) 次いで、A1膜2、多孔質陽極酸化膜3をマスクとして有機金属分子線エピタキシ法によりGalnAsP層5の選択成長を行う(図1(d))。
- 5) 選択成長後、A I 膜 2、多孔質陽極酸化膜 3 からなるマスクを除去し、G a I n A s P層 5 を I n P層 6 により埋め込む(図 1 (e))。
- た、電子ビームリソグラフィには 2次電子による加工限 40 上記の工程により、GaInAsPからなる量子井戸箱界がある。 EInP中に形成することができる。

【0007】実施例2

図2は、本発明にかかる半導体微細構造の製作方法の他の実施例の製作工程説明図である。その工程は以下の通りである。即ち、

- 1) 実施例1と同じく、InP基板1上にAI膜2を形成する(図2(a))。
- 2) A 1 膜 2 を陽極酸化法により酸化し、多孔質陽極酸 化膜 3 を形成する(図 2 (b))。
- を除去する工程と、前記マスクを除去した後埋め込み成 50 3)多孔質陽極酸化膜3をマスクとして、アルゴンスパ

3

ッタ法によりA 1 膜 2 に窓 4 を開ける(図 2 (c))。 4)次いで、A 1 膜 2、多孔質陽極酸化膜 3 をマスクと して、In P 基板 1 をエッチングして孔 7 を形成する (図 2 (d))。

5) 次いで、A1 膜 2、多孔質陽極酸化膜 3 からなるマスクを除去し、孔 7 をG a I n A s P B 8 で埋め込み、さらに表面をI n P B 9 で収う。

上記の工程により、実施例1と同様のGaInAsPからなる量子井戸箱をInP中に形成することができた。なお、上記実施例では、Alの多孔質陽極酸化膜を用いたが、Mg、Si、GaAs系半導体、あるいはInP系半導体などの多孔質陽極酸化膜を用いてもよい。また、InP基板を例にとって説明したが、GaAs系をはじめSi、Geのウェハ、あるいはエピタキシャル積層基板を用いてもよい。また、孔に埋め込み選択成長させる材質は、InP系だけでなく、GaAs系をはじめSiやGeの単結晶の単独あるいはその組み合わせを使用してもよい。さらに、アルゴンスパッタ法により、多孔質陽極酸化膜をマスクとしてAI膜に窓を開けたが、エッチング手段として湿式エッチングやドライエッチングを利用してもよい。

[0008]

【発明の効果】以上説明したように本発明によれば、半 導体基板面上にマスクを形成する工程と、該マスクを用 いて選択成長あるいはエッチングを行う工程と、該選択 成長あるいはエッチング後に前記マスクを除去する工程 と、前記マスクを除去した後埋め込み成長を行う工程を 有する半導体微細構造の製作方法において、マスクは多 孔質陽極酸化膜からなるため、10nm以下のサイズで 精度よく制御された均一性のよい半導体微細構造を製作 することができるという優れた効果がある。


【図面の簡単な説明】

【図1】(a)~(e)は、本発明に係る半導体微細構造の製作方法の一実施例の製作工程説明図である。

【図2】(a)~(e)は、本発明に係る半導体微細構造の製作方法の他の実施例の製作工程説明図である。

【符号の説明】

1	Int'基板
2	AI膜
3	多孔質陽極酸化膜
4	窓
5,8	GaInAsP層
6, 9	InP層
7	孔



(4)

特開平7-202164

フロントページの続き

(51) Int. Cl. 5 H01S 3/18 識別記号 庁内整理番号 F I

技術表示箇所